

# อบรม VHDL คอร์สเร่งรัดสำหรับนักศึกษา (1วัน)

วัตถุประสงค์ : เพื่อเผยแพร่ความรู้ในการออกแบบไอซีดิจิทัลด้วย FPGA และ CPLD โดยใช้ภาษา VHDL	
เวลา	หัวข้ออบรม
10:00-11:00	Introduction to FPGA/CPLD, Introduction to VHDL, สาธิตการทดลอง
11:00-12:00	Object, Type, Operator & Attribute, สาธิตการทดลอง
12:00-12:30	พักกลางวัน
12:30-14:30	Concurrent statement, Sequential statement, สาธิตการทดลอง
14:30-14:45	พัก
14:45-16:00	Testbench & Simulation, สาธิตการทดลอง
ค่าอบรม : ไม่คิดค่าอบรมสำหรับนักศึกษา โดยให้ภาควิชาทำหนังสือส่งตัวมา แล้วแฟกซ์หรือส่งอีเมลมาล่วงหน้าอย่างน้อยกว่า 3 วัน	
วันที่จัดอบรม : มีคอร์สอบรม เดือน พย. 54 วันที่ 21-26 ให้เลือกอบรมเพียง 1 วัน	
สถานที่อบรม : บริษัท เอเพก อินสตรูเมนต์ จำกัด 65 ซอยพหลโยธิน 24 แยก 2 (77/9 ซอยลาดพร้าว 1 ถนนลาดพร้าว) แขวงจอมพล เขตจตุจักร กรุงเทพมหานคร 10900 โทร/แฟกซ์: 0-2939-2084 หรือ 081-833-7279 <a href="http://www.aiogictechnology.com">http://www.aiogictechnology.com</a> โดยจัดอบรมครั้งละ 6-8 คน	
หมายเหตุ 1. นักศึกษาที่ไม่มาตามนัดหมาย บริษัทฯ ขอสงวนสิทธิ์ในการตัดสิทธิ์ไม่ให้เข้าอบรมในครั้งต่อไป 2. นักศึกษาที่มาสายโดยไม่มีเหตุอันควร บริษัทฯ ขอสงวนสิทธิ์ที่จะไม่อนุญาตให้เข้าอบรม 3. นักศึกษาที่เข้าอบรมควรมี Notebook มาเอง	

## หนังสือส่งตัว/ใบสมัครอบรม VHDL คอร์สเร่งรัดสำหรับนักศึกษา ให้ระบุวันที่อบรม ...../...../2554

ชื่อ-นามสกุล.....  
 ที่อยู่.....  
 .....โทรศัพท์.....แฟกซ์.....E-mail.....  
 สถานศึกษา.....  
 .....โทรศัพท์.....แฟกซ์.....  
 ลงชื่อนักศึกษา.....  
 (.....)  
 ขอส่งตัวศึกษาชื่อ นาย/นางสาว .....เพื่อเข้าอบรม VHDL คอร์สเร่งรัดฯ  
 ลงชื่อหัวหน้าภาควิชาหรืออาจารย์ที่ปรึกษา.....  
 (.....)  
 วัน/เดือน/ปี.....