อบรมการใช้งาน FPGA
หรือ CPLD เพื่อการใช้งานจริง
ในประเทศไทย
การออกแบบวงจรดิจิตอลในปัจจุบันยังนิยมใช้งาน IC
ตระกูล TTL และ CMOS ในการออกแบบเป็นส่วนใหญ่ ทั้งๆ
ที่ปัจจุบันเทคโนโลยีการออกแบบได้ก้าวหน้าไปมากโดยสามารถโปรแกรมวงจรดังกล่าวลงมาไว้ใน
IC เพียงตัวเดียวได้เช่น CPLD ซึ่งใช้ในกรณีที่วงจรมีขนาดไม่ใหญ่มากนัก
หรือ FPGA ใช้ในกรณีที่วงจรที่มีขนาดใหญ่มากๆ เนื่องจากบางครั้งผู้ประกอบการในภาคอุตสาหกรรมบางส่วนขาดความรู้หรือความเข้าใจในเทคโนโลยีทางด้าน
FPGA หรือ CPLD มากพอ หรือผู้ประกอบการทราบแต่ไม่สามารถประยุกต์มาใช้งานได้เนื่องจากอุปกรณ์และเครื่องมือที่ใช้ในการพัฒนามีราคาแพง
แต่ในปัจจุบันราคาอุปกรณ์และเครื่องมือที่ใช้ในการพัฒนามีราคาถูกลงอย่างมากนับสิบเท่า
และซอฟท์แวร์ที่ใช้ในการพัฒนาสามารถหาดาวน์โหลดได้ฟรีจากอินเทอร์เน็ต
แต่ในบางกรณีผู้ประกอบก็ไม่สามารถแก้ปัญหาที่เกิดจากการใช้งาน
FPGA หรือ CPLD ในทางปฏิบัติได้เนื่องจากขาดประสบการณ์ในการออกแบบ
พัฒนาและการใช้งาน
การใช้ FPGA หรือ CPLD จะทำให้ได้ PCB ที่มีขนาดเล็กลงและความเร็วในการทำงานของวงจรเพิ่มขึ้นอย่างมากมาย
ทำให้สามารถสร้างผลิตภัณฑ์ที่มีประสิทธิภาพสูงขึ้นแต่มีราคาและขนาดลดลง
ซึ่งสามารถแข่งขันกับผลิตภัณฑ์ของต่างประเทศได้ทั้งทางด้านราคาและประสิทธิภาพ
ทางบริษัท เอเพก อินสตรูเมนต์ จำกัด เล็งเห็นปัญหาดังกล่าว
จึงได้จัดการอบรมขึ้นเพื่อให้ผู้ประกอบสามารถเข้าใจกระบวนการพัฒนาวงจรดิจิตอลรวมบน
FPGA หรือ CPLD ในภายใน 1 วัน
ตารางเวลา
9:00-10:30 ช่วงที่ 1
10:30-10:45 พัก 15 นาที
10:45-12:15 ช่วงที่ 2
12:15-13:00 พักรับประทานอาหารกลางวัน
13:00-14:30 ช่วงที่ 3
14:30-14:45 พัก 15 นาที
14:45-16:15 ช่วงที่ 4
เนื้อหาการอบรม
1. Logic gate And, Or, Xor, Invertor, Nand, Nor,
Buffer
ทบทวนความรู้พื้นฐานด้าน Logic gate ทั้งหมด แบบ
2 input และ multiple input
2. Boolean Equation instand for Logic Diagram,
Logic Expansioon, Logic Convertor
การใช้ Boolean Equation แทน Logic Diagram ทบทวนการแปลงรูปเกท
การขยายอินพุทของเกท
3. TTL compare with CPLD and FPGA
เปรียบเทียบการใช้งาน IC TTL แบบเดิม กับการใช้งาน
CPLD และ FPGA และการบังคับให้อินพุทและเอาท์พุทเป็นไปตามต้องการในขณะที่เริ่มต้นทำงาน
4. Flip Flop
ทบทวนความรู้เรื่อง Flip Flop, RS, D, JK,T, Master-Slave
5. Counter
ทบทวนการสร้างวงจรนับ Binarty counter, Decade counter,
Up-Down Counter, Clear, Preset
6. Decoder, Encoder, Multiplex, Demultiplex, Transceiver,
Tri-state Buffer
ทบทวนการออกแบบวงจรเข้ารหัส และถอดรหัส เช่น การแปลงจากเลขฐานสองไปเป็นตัวแสดงผลเจ็ดส่วน
และวงจรแปลง 3 เป็น 8 หรือ 4 เป็น 16
(น่าจะมี Lab ทดลอง Download สัก 2 – 3 ครั้ง เพื่อให้แน่ใจว่าสามารถ
Download วงจรเองได้)
พักรับประทานอาหาร
7. WebPACK
installation and Registering, And Design rules
สอนวิธีการติดตั้งโปรแกรม WebPACK และวิธีการลงทะเบียนเพื่อให้ได้มาซึ่ง
License ไฟล์เพื่อใช้ในการเปิดให้โปรแกรม WebPACK
สามารถทำงานได้และ ข้อกำหนดการในการออกแบบ
8. Library in WebPACK ISE, Selected component
แนะนำการใช้งานโปรแกรม WebPack เผื่อสร้างวงจรดิจิตอลจากวงจรที่ออกแบบไว้
โดยใช้โมดูลที่มีอยู่แล้วและน่าจะได้ใช้บ่อยๆ
9. SOP and POS Equation
แนะนำการออกแบบวงจรโดยใช้ SOP และ POS โดยทำเป็นขั้นเป็นตอนในการออกแบบวงจร
10. 1 Digit Counter, Clock by One-short and Oscillator
ทดลองออกแบบวงจรนับสิบขนาด 1 หลักจากโมดูลต่างๆ
ที่มีอยู่ โดยแสดงผลที่ LED โดยมีการรับอินพุทจาก
Oscillator หรือ Push SW แบบ One-Short
11. 1 Digit BCD to 7-Segment Decoder
นำวงจรจากข้อที่ 9 มาเพิ่มการแสดงผลให้แสดงเป็นตัวเลขที่ส่วนแสดงผล
7 ส่วน
12. 2 and 4 Digit Counter Scan multiple 7 Segment
ขยายการนับจาก 1 หลักไปเป็น 2 หลัก และ 4 หลักโดยใช้เทคนิคการสแกน
7 Segment
13. Alarm Clock module, and alarm on Buzzer
ทดลองสร้างวงจรนาฬิกาปลุกที่แสดงผลที่ 7 segment
และ มี Alarm ที่ Buzzer
14. การเชื่อมต่ออินพุทเอ้าท์พุทโดยตรง TTL ต่อกับ
CPLD/FPGA และ CPLD/FPGA/TTL ต่อกับ CMOS และวงจรภาคขยายกำลังของเอ้าท์พุท
ค่าเอกสารประกอบการอบรม
+ บอร์ดทดลอง
· 3,950
บาทต่อท่าน ( บอร์ด CPLD Mini Discovery XC95144XL
)
· 4,350
บาทต่อท่าน ( บอร์ด FPGA Mini Discovery XC2S50
)
· 7,070
บาทต่อท่าน ( บอร์ด CPLD Mini Discovery XC95144XL
และ FPGA Mini Discovery XC2S50 )
( ราคาทั้งหมด ไม่รวมภาษีมูลค่าเพิ่ม )
|
